PATENT ABSTRACTS OF JAPAN

(11) Publication number :

05-207075

(43) Date of publication of application: 13.08.1993

(51) Int. C1.

H04L 25/08 H03M 13/12

(21) Application number: 04-010765

0705

(71) Applicant: HITACHI LTD

(22) Date of filing:

24. 01. 1992

(72) Inventor: KAZAWA TORU


MIYAMOTO YOSHINORI

MIYAZAKI KATSUYUKI

(54) DIGITAL COMMUNICATION SYSTEM

(57) Abstract:

PURPOSE: To dispense with a handling time of initialization by automatically selecting an adaptive decoder by a receiver when a user selects code desired by oneself. CONSTITUTION: An equalized signal is digitized by an A/D converter 12, and is decoded by a 1-D2 Viterbi decoder 13 and a 1-D8 Viterbi decoder 14, respectively. A selector 16 selects and outputs either decoding result of plural Viterbi decoders 13, 14 by the control of a violation detection circuit 15. In other words. the violation detection circuit 15 is provided with a violation function of 1-D2 decoding and 1-D8 coding, and controls the selector 16 so as to send the decoding result of the 1-D8 Viterbi decoder 14 to the user when 1-D2 violation is detected and also, no 1-D8 violation is detected. Adversely, when no 1-D2 violation is detected, and also, the 1-D8 violation is



detected, the circuit 15 controls the selector 16 so as to send the decoding result of the 1-D2 Viterbi decoder 13 to the user.

LEGAL STATUS

[Date of request for examination]

19. 06. 1997

[Date of sending the examiner's

01.08.2000

decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998, 2000 Japan Patent Office

(19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-207075

(43)公開日 平成5年(1993)8月13日

(51)Int.Cl.⁵

識別記号

庁内整理番号

FΙ

技術表示箇所

H 0 4 L 25/08

B 8226-5K

H 0 3 M 13/12

7259 - 5 J

審査請求 未請求 請求項の数 9(全 13 頁)

(21)出願番号	特顯平4-10765	(71)出願人	000005108
-			株式会社日立製作所
(22)出願日	平成 4年(1992) 1月24日		東京都千代田区神田駿河台四丁目 6番地
		(72)発明者	加沢 徹
			東京都国分寺市東恋ケ窪1丁目280番地
			株式会社日立製作所中央研究所内
		(72)発明者	宮本 宜則
			東京都国分寺市東恋ケ窪1丁目280番地
			株式会社日立製作所中央研究所内
		(72)発明者	宮崎 勝行
	·		神奈川県横浜市戸塚区戸塚町216番地 株
			TANVINNE CALL AND

(54)【発明の名称】 ディジタル通信システム

(57)【要約】


【目的】本発明の目的はインパルス雑音耐性が大きく、 かつ従来の1-D'符号送受信器とも通信できる方法を 提供することである。

【構成】バイオレーション検出回路(15)において、 受信信号の符号が何であるかを判定し、自動的に、受信 信号の符号則に適合したビタビ復号器(13,14)を 選択して復号を行う。

【効果】ユーザーが自分の希望する符号を選択すると、 受信器は自動的に適合する復号器を選択するため、初期 設定の手間が不要となる。

(図1)

(74)代理人 弁理士 小川 勝男



式会社日立製作所情報通信事業部内

【特許請求の範囲】

【請求項1】複数種の符号化器を備えた送信装置と複数 種の復号化器を備えた受信装置とからなるディジタル通 信装置において、上記送信装置は、複数種のトレリス符 号化器と、各トレリス符号化器を選択的に切替えて送信 信号を符号化するための制御部とからなり、受信装置 は、上記各トレリス符号化器の各符号則に適合した複数 のビタビ復号器と、上記ビタビ復号器を選択的に切り替 え復号する手段と、上記送信装置から送信された信号の 符号則に応じて、上記復号する手段を制御する制御部と 10 から構成されることを特徴とするディジタル通信システ

1

【請求項2】前記各トレリス符号化器の各符号則の一般 式が、1-Dのn乗で示される符号則であることを特徴 とするディジタル通信システム。

【請求項3】前記制御部は、それぞれの符号則に対応す るパイオレーションの発生頻度を検出することにより、 適合するピタビ復号器を選択して、復号を行うように制 御することを特徴とする請求項1項記載のディジタル通 信システム。

【請求項4】前記制御部は、それぞれのピタビ復号器に より復号されたデータのエラーレートをモニターするこ とにより、適合するビタビ復号器を選択して、復号を行 うように制御することを特徴とする請求項1項記載のデ ィジタル通信システム。

【請求項5】前記制御部は、それぞれのビタビ復号器に より復号されたデータのパリテイーエラーをモニターす ることにより、適合するピタビ復号器を選択して、復号 を行うように制御することを特徴とする請求項1項記載 のディジタル通信システム。

【請求項6】前記制御部は、それぞれのピタピ復号器に より復号されたデータのフレーム同期の有無をモニター することにより、適合するビタビ復号器を選択して、復 号を行うように制御することを特徴とする請求項1項記 載のディジタル通信システム。

【請求項7】前記各トレリス符号化器が、縦列接続され た複数のシフトレジスタと論理ゲートとセレクタから構 成され、上記シフトレジスタの複数の出力がセレクタに より選択されて論理ゲートに入力されることを特徴とす る請求項1項記載のディジタル通信システム。

【請求項8】前記複数種のピタピ復号器が、共通のプラ ンチメトリック生成回路およびACS回路と、複数のパ スメモリと、複数のラッチおよびセレクタから構成さ れ、前記ACS回路の出力および一本の入力ははセレク 夕により選択されるラッチに接続されることを特徴とす る請求項1項記載のディジタル通信システム。

【請求項9】前記複数種のビタビ復号器が、共通のブラ ンチメトリック生成回路およびACS回路と、複数のパ スメモリと、複数のラッチおよびセレクタから構成さ れ、前記パスメモリの出力のうち一本がセレクタにより 50 ¹符号またn次1-D符号器(n≧3)を選択的に用い

選択され出力されることを特徴とする請求項1項記載の ディジタル通信システム。

【発明の詳細な説明】

[0001]

(2)

【産業上の利用分野】本発明はディジタル通信システム に関し、特に電話線を伝送媒体として、交換機と端末と の間で数メガビット・パー・セカンド以上の高速伝送を 行うのに適したディジタル通信システムに関する。

[0002]

【従来の技術】電話線を用いたディジタル通信システム において、数ピットの長さにわたり大振幅の雑音が混入 し、パーストエラーが発生する場合がある。この原因と して、同一電話ケーブル内にアナログ、ディジタル回線 が混在する場合、数10から100Vに及ぶアナログ回 線のリンギングパルスやダイヤルパルスがディジタル回 線に漏れ込む場合や、電話ケーブルに隣接した電源線上 の高電圧雑音が漏れ込む場合等がある。これらパースト ノイズはディジタル回線での受信信号振幅(数100m Vから数V) に比してはるかに大きくなり、また信号と 20 雑音の周波数帯域がほぼ等しいため、雑音除去によく用 いられる周波数フィルタでは除去不可能となる。

【0003】従来、ビタビ復号と呼ばれる誤り訂正方式 が提案されている。たとえば、パーシャルレスポンスク ラス4符号(以下PR4符号と略す)にビタビ復号を適 用した例が特開平2-67851号に示されている。1 - D' 符号器により2ピット離れたシンボル間での相関 が加えられ、ビタビ復号により2ビットの連続エラーま で訂正できる。

[0004]

【発明が解決しようとする課題】しかし、構内電話線環 境では、幅1μs程度のインパルス雑音が発生すること がある。これは4 M b p s の伝送を行う場合4 ピットの 連続エラーに相当し、上記従来技術では不十分である。 この問題に対して、以下の式:

[0005]

【数1】

【0006】に従って符号化を行う符号器(以下n次1 - D符号器と記す)によりnビットの連続エラーまで訂 正することが可能である。しかし、1-D'符号はすで に広く用いられて普及しているため、全ての送受信器を 新たに置き換えるのは経済的ではない。また、幅 1 μ s 程度の長いインパルス雑音は、雑音環境の悪いごく限ら れた回線でのみ発生し、1-D'符号でも十分に対応で きる場合もあり、必ずしもn次1-D符号器(n≥3) を用いる必要性はない。したがって、1-D'符号に対 応する機能とn次1-D符号器(n≥3)に対応する機 能を送受信装置双方に設け、回線の状態に応じて1-D

40

ることが理想的である。しかしながら、送信側では回線の状態に応じてユーザーが必要とされる符号化方式を選択して送信することはできるが、送信装置での符号化方式と受信装置での復号化方式とが一致するように設定しておく必要があるため、受信側では通信毎に送信者と連絡を取り符号化方式を確認しなければならず、実用に耐ええない。

【0007】そこで、本発明の目的は、既存の1-D¹符号器を利用しつつ、雑音環境の悪い回線では訂正能力の高いn次1-D符号器を選択的に利用し、自動的に受 10信装置側で復号しうるディジタル通信システムを提供することにある。

[0008]

【課題を解決するための手段】上記目的を達成するため に、本発明のディジタル通信システムでは、送信装置に 1-D'符号およびn次1-D符号にそれぞれ適合した 複数のトレリス符号化器と、受信装置にそれぞれの符号 に適したピタピ復号器を設け、受信装置では受信信号の バイオレーションの発生頻度などにより、自動的に受信 信号に適したビタビ復号器を選択的に用いて復号するよ 20 うにする。一方、送信装置側では、ユーザーの指定によ り雑音環境の良い条件では1-D'符号を、悪い条件で はn次1-D符号を用いるようにトレリス符号器を選択 して符号化する。 受信装置では、パイオレーション検 出回路によって、現在どちらの符号が用いられているか を、符号則パイオレーションを監視することで判定し、 用いられている符号に適合したビタビ復号器を自動的に 選択して用いてもよいし、パイオレーション検出の代わ りに、エラーレートやパリテイーエラーのモニターやフ レーム同期の有無の検出等を用いてビタビ復号器の選択 30 をおこなってもよい。

[0009]

【作用】上記解決手段において、バイオレーション検出 回路は以下の動作を行う。まず1-D'およびn次1-D符号パイオレーション双方の有無を監視する。 1-D ⁷符号パイオレーションが検出されかつn次1-Dパイ オレーションが検出されない場合、受信信号はn次1-D符号化されている。逆に、1-D'符号パイオレーシ ョンが検出されずかつn次1-Dバイオレーションが検 出された場合、受信信号は1-D'符合化されている。 どちらのバイオレーションも検出されない場合は、送信 データがランダム化されている限り起こりえない。ま た、どちらのパイオレーションも検出される場合は伝送 路でのピットエラーが発生している場合である。ビット エラーの発生頻度はもともと小さく、せいぜい1万ピッ トに1回の割合だから、バイオレーションのカウントに おいて一定時間内たとえば256ビット伝送する間に数 回の割合でバイオレーションが発生していることを閾値 とすれば良い。こうして、バイオレーション監視によ り、送信符号の種類を判定できる。

[0010]

【実施例】図1に本発明の第1の実施例を示す。伝送回路1は送信器2と受信器3とから構成される。送信器2は複数のパーシャルレスポンス符号器すなわち1-D'符号器6およびセレクタ7、ラインドライバ8、トランス9を備える。一方受信器3はトランス10、等化器11、アナログ/ディジタルコンパータ12(以下A/Dと略す)、複数のビタビ復号器すなわち1-D'ビタビ復号器13と1-D'ビタビ復号器14、パイオレーション検出回路15、セレクタ16とから構成される。また、送信器2と受信器3は電話線4を介して接続されている。-

4

【0011】送信データは1-D'符号器5と1-D'符 号器6の双方で符号化され、ユーザーの選択信号により いずれかの出力を選択出力する。信号はラインドライバ -8から供給される電流により、トランス9経由で電話 線4に送りだされる。電話線4の他端の信号はトランス 10経由で受信され、等化器11で伝送時の歪が補正さ れる。等化された信号はA/D12でディジタル化さ れ、1-D'ビタビ復号器13と1-D'ビタビ復号器1 4でそれぞれ復号される。セレクタ16はバイオレーシ ョン検出回路15の制御により、複数のピタピ復号器の いずれか復号結果を選択出力する。バイオレーション検 出回路15は、1-D'符号および1-D'符号のバイオ レーション検出機能を持つ。1-D'バイオレーション が検出されかつ1-D'バイオレーションが検出されな い場合、1-D°ビタビ復号器14の復号結果をユーザ ーへ送るようにセレクタ16を制御する。逆に、1-D ¹ パイオレーションが検出されず、かつ1 - D¹ バイオレ ーションが検出される場合、1-D'ビタビ復号器13 の復号結果をユーザーへ送るようにセレクタ16を制御

【0012】図2に本発明を通信システムに適用する際の例を示す。交換機20および通信端末21は電話線4を介して接続され、高速データを送受信する。通信端末21a内のプロトコル処理回路23aは利用者の要求に応じて送信データを作成し、伝送回路1aによって、交換機20に送られる。交換機20内の伝送回路1bによって受信されたデータは、交換回路22で送信先を読み取られ、対応する通信端末21bへ伝送回路1c, dを経由して送られる。

【0013】図3には、本発明に用いられるバイオレーション検出回路の1実施例を示す。本プロックは3値変換器31、デマルチプレクサー32および33、カウンター34および35、ORゲート36および37、4ピットカウンター38および39、そして125 μ 秒カウンター40から構成される。

【0014】3値変換器31は図1のA/D12の出力 を+1、0、-1の3値に変換する。デマルチプレクサ 50 -32は3値データ列を2ビット間隔で分離して、2つ

して動作し、同時にシフトレジスタ54とゲート57、 58は1-D'コーダーとして動作する。また、セレク タ52および53がシフトレジスタ55の出力信号を選 択出力する場合、EXORゲート51およびシフトレジ スタ54および55は1-D'プリコーダーとして動作 し、同時にシフトレジスタ54および55とゲート5

7、58は1-D[®] コーダーとして動作する。こうし て、複数の符号器に共通して備わる演算回路を共有し て、ハード量を削減できる。

【0018】図6に第2の実施例に用いられるビタビ復 号器の1実施例を示す。本プロックは、ブランチメトリ ーックテーブル61、ACS(Add Compare Select Circui 1)62、デマルチプレクサー63および66、ラッチ6 4、セレクター65および68、1-Dパスメモリー6 7から構成される。 4ビット受信信号がプランチメトリ ックテーブル61に入力され、真の受信点(+1,0, -1)に対応する確率が読みだされる。この確率(プラ ンチメトリック)を用いて、ACS62およびパスメモ リ67は最も尤度の大きい系列を受信データとみなして 出力する。ところで、1-D'符号のピタピ復号器は1 - D符号に対応した2つのACSと2つの1-Dパスメ モリの交互の動作により実現される。同様に1-D'符 号のピタピ復号器は1-D符号に対応した8つのACS と8つの1-Dパスメモリを順次動作させることにより 実現される。本実施例ではACS62を共通に用い、8 つのラッチ64を用意してACSでの計算結果を順次蓄 えることで並列のACSを動作させるのと同様の結果が 得られる。1-D'符号の復号ではデマルチプレクサ6 3、66およびセレクタ65、68によりラッチ64 a, bおよびパスメモリ67a, bの入出力のみが交互 に切り替えられ1-D'ビタビ復号器として動作する。 また、1-D¹符号の復号ではデマルチプレクサ63、 66およびセレクタ65、68によりラッチ64a-h およびパスメモリ67a-hの入出力が順次切り替えら れ1-D'ピタピ復号器として動作する。こうして符号 器と同様、複数のビタビ復号器に共通して備わる演算回 路を共有できるので、ハード量削減効果が大きい。

【0019】図7に第2の実施例に用いられるパイオレ ーション検出回路の1実施例を示す。本プロックは、本 ブロックは3値変換器31、デマルチプレクサー32お よび33、カウンター34および35、ORゲート36 および37、4ピットカウンター38および39、12 5 μ 秒カウンター 4 0、シフトレジスタ 4 1 および 4 2、セレクタ43から構成される。動作は図3での説明 とほぼ同じであるが、図6に示した可変符号ピタピ復号 器内のデマルチプレクサー63、66およびセレクタ6 5、68の制御信号を作るためのシフトレジスタ41、 42、セレクター43が追加されている。

【0020】図8は図7に開示したパイオレーション検 出回路の出力信号を示すタイムチャートである。この図

の異なる符号列として出力する。この操作は1-D'符 号が2つの1-D符号列の多重により構成されているこ とに対応し、この逆操作を行っていることである。同様 に、デマルチプレクサー33は3値データ列を8ビット **間隔で分離して、8つの異なる符号列として出力する。** この操作は1-D'符号が8つの1-D符号列の多重に より構成されていることに対応している。カウンター3 4、35はそれぞれ+1入力でカウントアップ、-1入 カでカウントダウン、0入力では反応せず、入力信号の 符号反転時にはカウントに先だってリセットされるよう 10 に動作する、±1ビットのカウンターであり、オーバー フローまたはアンダーフローの発生により1-D符号則 バイオレーションを検出できる。受信した符号が1-D 『であれば、カウンター35a-hのいずれかで必ずパ イオレーションが検出される。また、受信した符号が1 - D'であれば、カウンター34a、bのいずれかで必 ずバイオレーションが検出される。検出結果はゲート3 6および37でまとめられ、4ピットカウンター38、 39でカウントされる。1-D'バイオレーションをカ ウンター38が、1-D'パイオレーションをカウンタ -39がカウントすることになる。125 ± 秒カウンタ -40はカウンター38および39を125 u秒ごとに リセットする。したがって、カウンター38、39のう ち、125μ秒中16個以上のパイオレーションが検出。 されたカウンター出力がONとなる。これはノイズ等に よる符号判定の誤動作をさけるための保護回路として働 く。また、カウンター38、39の出力がともにONと なることは、ビットエラーレートが10 程度まで悪化 しないかぎり起こりえない。こうしてカウンター38お よび39の出力信号により対応するピタピ復号器が選択 30 される。

【0015】図4には本発明の第2の実施例を示す。伝 送回路1は送信器2と受信器3とから構成される。送信 器2は可変符号長パーシャルレスポンス符号器17、ラ インドライバ8、トランス9を備える。一方受信器3は トランス10、等化器11、A/D12、可変符号ピタ ビ復号器18、パイオレーション検出回路15から構成 される。また、送信器2と受信器3は電話線4を介して 接続されている。第1の実施例との違いは、複数の従来 型符号器やピタピ復号器を持つのではなく、異なる符号 40 に対応できる単一の符号器、ビタビ復号器を備え、ハー ド量を節減できるところにある。

【0016】図5に第2の実施例に用いられる可変符号 長パーシャルレスポンス符号器の1実施例を示す。本プ ロックはEXORゲート51、セレクタ52および5 3、シフトレジスター54および55、ゲート56およ び57から構成される。

[0017] セレクタ52および53がシフトレジスタ 54の出力信号を選択出力する場合、EXORゲート5 1 およびシフトレジスタ 5 4 は 1 - D¹ プリコーダーと

は1-D'復号動作時のパイオレーション検出回路の出 カ信号を示している。信号aがhighレベルの時、ラ ッチ64aおよびパスメモリ67aの入出力がアクティ プになるようにデマルチプレクサー63、66およびセ レクタ65、68が制御される。こうして、aからhま でのラッチ64およびパスメモリ67の1組が順番に動 作する。

7

【0021】図9に本発明の第3の実施例を示す。伝送 回路1は送信器2と受信器3とから構成される。送信器 "符号器 5 と 1 - D"符号器 6 およびセレクタ 7、ライン ドライバ8、トランス9を備える。一方受信器3はトラ ンス10、等化器11、A/D12、複数のピタピ復号 器すなわち1-D'ビタビ復号器13と1-D'ビタビ復 号器14、切り替え制御回路24、エラーレートモニタ 一回路25aおよびb、セレクタ16とから構成され る。また、送信器2と受信器3は電話線4を介して接続 されている。

【0022】送信データは1-D'符号器5と1-D'符 号器6の双方で符号化され、ユーザーの選択信号により いずれかの出力を選択出力する。信号はラインドライバ -8から供給される電流により、トランス9経由で電話 線4に送りだされる。電話線4の他端の信号はトランス 10経由で受信され、等化器11で伝送時の歪が補正さ れる。等化された信号はA/D12でディジタル化さ れ、1-D'ビタビ復号器13と1-D'ビタビ復号器1 4 でそれぞれ復号される。エラーレートモニター回路 2 5 a および b により両復号データはチェックされ、エラ 一の少ない復号データが、切り替え制御回路24の制御 によりセレクタ16から出力される。

【0023】図10に本発明の第4の実施例を示す。伝 送回路1は送信器2と受信器3とから構成される。送信 器2は複数のパーシャルレスポンス符号器すなわち1-D'符号器5と1-D'符号器6およびセレクタ7、ライ ンドライバ8、トランス9を備える。一方受信器3はト ランス10、等化器11、A/D12、複数のピタピ復 号器すなわち1-D'ビタビ復号器13と1-D'ビタビ 復号器14、切り替え制御回路24、パリテイーエラー モニター回路26aおよびb、セレクタ16とから構成 される。また、送信器2と受信器3は電話線4を介して 40 接続されている。

【0024】送信データは1-D'符号器5と1-D'符 号器6の双方で符号化され、ユーザーの選択信号により いずれかの出力を選択出力する。信号はラインドライバ -8から供給される電流により、トランス9経由で電話 線4に送りだされる。電話線4の他端の信号はトランス 10経由で受信され、等化器11で伝送時の歪が補正さ れる。等化された信号はA/D12でディジタル化さ れ、1-D'ビタビ復号器13と1-D'ビタビ復号器1 4 でそれぞれ復号される。パリテイーエラーモニター回 50 路25aおよびbにより両復号データはチェックされ、 エラーの少ない復号データが、切り替え制御回路24の 制御によりセレクタ16から出力される。

8

【0025】図11に本発明の第5の実施例を示す。伝 送回路1は送信器2と受信器3とから構成される。送信 器2は複数のパーシャルレスポンス符号器すなわち1-D'符号器5と1-D'符号器6およびセレクタ7、ライ ンドライバ8、トランス9を備える。一方受信器3はト ランス10、等化器11、A/D12、複数のピタピ復 2は複数のパーシャルレスポンス符号器すなわち1-D 10 号器すなわち1-D ビタビ復号器13と1-D ビタビ 復号器14、切り替え制御回路24、フレーム同期回路 27 a およびb、セレクタ16とから構成される。ま た、送信器2と受信器3は電話線4を介して接続されて いる。

> 【0026】送信データは1-D'符号器5と1-D'符 号器6の双方で符号化され、ユーザーの選択信号により いずれかの出力を選択出力する。信号はラインドライバ - 8から供給される電流により、トランス9経由で電話 線4に送りだされる。電話線4の他端の信号はトランス 10経由で受信され、等化器11で伝送時の歪が補正さ れる。等化された信号はA/D12でディジタル化さ れ、1-D'ビタビ復号器13と1-D'ビタビ復号器1 4でそれぞれ復号される。フレーム同期回路27aおよ びりに両復号データは入力され、速くフレーム同期が確 立した方の復号データが、切り替え制御回路24の制御 によりセレクタ16から出力される。

[0027]

【発明の効果】ユーザーが自分の希望する符号を選択す ると、受信器は自動的に適合する復号器を選択するた 30 め、初期設定の手間が不要となる。

【0028】また、ビタビ復号を用いない従来の受信器 では、復号にMOD2復号器が用いられている。一般に プリコードされたn次1-D符号は、いかなるnの値に ついてもMOD2復号器により復号される。したがっ て、エラー訂正の不要な平均的な雑音環境においては、 本発明の送受信器は従来の送受信器と支障なく通信でき

【図面の簡単な説明】

- 【図1】本発明の第1の実施例のシステム構成図
- 【図2】本発明の通信システムへの適用例を示す図
- 【図3】第1の実施例に適用されるパイオレーション検 出回路構成図
- 【図4】本発明の第2の実施例のシステム構成図
- 【図5】第2の実施例に適用されるパーシャルレスポン ス符号器構成図
- 【図6】第2の実施例に適用される本発明に適用される ビタビ復号器構成図
- 【図7】第2の実施例に適用されるバイオレーション検 出回路構成図
- 【図8】図7記載の回路の出力のタイムチャートを示す

10

図

【図9】本発明の第3の実施例のシステム 【図10】本発明の第4の実施例のシステ 【図11】本発明の第5の実施例のシステ 【符号の説明】

1…伝送回路、2…送信器、3…受信器、 5…1-D'符号器、6…1-D'符号器、 タ、8…ラインドライバー、9…トランス ンス、11…等化器、12…アナログ/デ バーター、13…1-D'ビタビ復号器、 ビタビ復号器、15…パイオレーション検 …セレクター、17…可変符号長パーシャ 符号器、18…可変符号長ビタビ復号器、 機、21…通信端末、22…交換回路、2 ル処理回路、24…切り替え制御回路、2

戈図 戈図 ほ話線、 ミレク 3…トラ **ァルコン** 3, 16 スポンス …交換 プロトコ


3


ートモニター回路、26…パリテイーエラーモニター回 路、27…フレーム同期回路、31…3値変換器、32 …デマルチプレクサー、33…デマルチプレクサー、3 4…カウンター、3·5 ・カウンター、3·6 ··· ORゲー ト、37…ORゲート、38…4ピットカウンター、3 9…4ピットカウンター、40…125μ秒カウンタ ー、41…シフトレジスター、42…シフトレジスタ -、43…セレクター、51…EXORゲート、52… セレクタ、53…セレクタ、54…シフトレジスター、 1-D1 10 55…シフトレジスター、56…ゲート、57…ゲー ト、61…ブランチメトリックテーブル、62…AC -S、63…デマルチプレクサー、64…ラッチ、65… セレクター、66…デマルチプレクサー、67…1-D パスメモリー、68…セレクター。

【図1】


剄

ニラーレ






(図3)




[図4]

(図4)




[図8]

(🛭 8)




(図6) (図6)




【図7】

(図7)




(図9) (図**9**)



[図10]

(図10)



【図11】

(図11)

